

ここでは、付属FPGA 基板の活用に不可欠なFPGA/PLD 開発ツール「ISE WebPACK 9.1i」の使い方を解説する. XC3S 250E向けの簡単な回路を設計し、FPGA を動作させる. 実際に行う手順を具体的に示すので、同じように操作すればFPGA 設計を体験できる(本誌付属 DVD-ROM から開発ツールをインストールする手順については、pp.60-65のAppendixを参照). (編集部)

ここでは、ISE WebPACK 9.1iを使用して、プロジェクト作成から FPGA ヘダウンロードする手順を説明します.ISE はXilinx 社の FPGA/PLD 開発ツールです.もともとはIntegrated Software Environment の略称であり、統合設計環境を意味しています.設計入力、論理合成、配置配線、タイミング解析、FPGA への回路データのダウンロードなど、FPGA 開発の一連の作業を行うことができます.

ISE WebPACK 9.1iは,本誌付属 DVD-ROM に収録しています.定期的にバージョンアップされていますが,最近は基本的な操作方法はほとんど変わっていないので,今後のバージョンでもある程度対応できると思います.

1. 付属 FPGA 基板とサンプル回路の準備


サンプル回路は, LED を点滅させる回路とします.回路の構成を図1に示します.


回路は, top(リスト1)を最上位ブロックとして, 三つの機能ブロックで構成しています.

smallcntr ブロック(\mathbf{JJ} $\mathbf{$

付属 FPGA 基板には、33MHzのクロック発振器が実装されているものとします。このクロックをそのまま使用すると、LED の点滅動作を目で見ることができません。そこで tim プロック(リスト4)では、周期の長いイネーブル信号を作っています。smallcntr は、このイネーブル信号が "H"の時のみカウントアップするように動作します。

reset 信号は,"L"アクティブです.reset が"L"の時, LED は消灯し続けます.reset が"H"になると,LED が点 滅を開始します.reset 信号を発生させるために,付属 FPGA 基板にはスイッチを実装しておいてください.





KeyWord

FPGA, ISE WebPACK, プロジェクト, 論理合成, ピン配置, 配置配線, プログラム, ダウンロード, コンフィグレーション

リスト1~リスト4の設計データは,ブロック名と同じファイル名(拡張子.vhd)で,今回はC:\(\fomale\)でがっておいてください.

2. ISE WebPACK による FPGA 開発 を体験する

ISE WebPACK による FPGA 開発フローを図2に示します.

リスト1 最上位プロックtop のVHDL ソース・コード(top.vhd)

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std logic arith.all;
use ieee.std_logic_unsigned.all;
entity top is
     port (clock : in std_logic;
            reset : in std_logic;
           ledout : out std_logic);
end top;
architecture arc_top of top is
     signal cntout : std logic vector ( 3 downto 0):
     signal enable : std logic;
     component tim
     port(clock : in std logic;
          reset : in std logic;
          tim
                : out std_logic);
      end component;
     component smallcntr
     port (clock : in std_logic;
           reset : in std_logic;
            enb : in std logic;
           qout : out std_logic_vector(3 downto 0));
     end component;
     component decode
      port (addr: in std_logic_vector(3 downto 0);
          clock: in std logic;
           reset: in std logic;
           dout: out std logic);
      end component;
begin
       u1: tim port map(
                 clock => clock,
                 reset => reset,
                   tim => enable):
       u2: smallcntr port map(
                 clock => clock,
                 reset => reset,
                   enb => enable,
                  gout => cntout);
       u3 : decode port map (
                 addr => cntout,
                 clock => clock,
                 reset => reset.
                  dout => ledout);
end arc top:
```

● ISE WebPACKの起動

Windowsのデスクトップ上にあるXilinx ISE 9.1iのアイコンをダブル・クリックするか,スタートから「プログラム」「Xilinx ISE 9.1i」「Project Navigator」を選択してISE WebPACKを起動します.すると, Project Navigatorの画面が開きます(図3).

● プロジェクトを新しく作成する

FPGA 開発は,プロジェクトの新規作成から始めます. プロジェクトとは,開発ツールが設計データを扱う一つの

リスト2 smallcntr プロックのVHDL ソース・コード(smallcntr. vhd)

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std logic arith.all;
use ieee.std_logic_unsigned.all;
entity smallcntr is
     port (clock : in std_logic;
           reset : in std_logic;
           enb
                 : in std_logic;
            qout : out std_logic_vector(3 downto 0));
end smallcntr:
architecture arc cnt of smallcntr is
     signal temp : std logic vector (3 downto 0);
begin
     process (clock, reset)
      begin
               if reset='0' then
                        temp <= "0000";
               elsif clock'event and clock='1' then
                   if enb = '1' then
                        temp <= temp + 1;
                   else
                         temp <= temp;</pre>
                   end if;
               end if:
      end process;
      gout <= temp:
end arc cnt;
```



図2 ISE WebPACK **による**FPGA **開発フロー** 本章で解説する手順を示している .

リスト3 decode プロックのVHDL ソース・コード(decode.vhd)

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity decode is
   Port ( addr : in std logic vector(3 downto 0);
          clock: in std_logic;
          reset: in std logic;
          dout : out std_logic);
end decode;
architecture arc_dec of decode is
    process (clock, reset)
    begin
       if reset = '0' then
           dout <= '0'.
        elsif clock'event and clock = '1' then
           case addr is
                when "0000" => dout <= '1';
                when "0001" => dout <= '0';
                when "0010" => dout <= '0';
                when "0011" => dout <= '0';
                when "0100" => dout <= '0';
                when "0101" => dout <= '1';
                when "0110" => dout <= '0';
                when "0111" => dout <= '0';
                when "1000" => dout <= '0';
                when "1000" => dout <= '0';
                when "1010" => dout <= '1';
                when "1011" => dout <= '0';
                when "1100" => dout <= '0';
                when "1101" => dout <= '0';
                when "1110" => dout <= '0';
                when "1111" => dout <= '0';
                when others => null;
           end case;
       end if;
   end process;
end arc dec;
```

リスト4 tim プロックのVHDL ソース・コード(tim.vhd)

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity tim is
    port (clock,reset : in std logic;
                   tim : out std logic );
architecture tim_arc of tim is
    signal dat_q : std_logic_vector(19 downto 0);
begin
    process (clock,reset)
    begin
           if reset = '0' then
              dat_q <= ( others=>'0');
           elsif \operatorname{clock}'event and \operatorname{clock}='1' then
             dat_q <= dat_q + 1;
           end if;
    end process:
    process (clock, reset)
    begin
           if reset = '0' then
                      tim <= '0';
           elsif clock'event and clock='1' then
              if dat_q = X"0000F" then
                      tim <= '1';
              else
                      tim <= '0';
              end if:
           end if:
     end process;
end tim arc;
```





図3 **Project Navigator** ISE WebPACKの起動画面である. 単位です.開発ツール自身が使う作業フォルダと考えれば イメージしやすいと思います.

Project Navigatorのメニューから「File」 「New Project」を選択すると, New Project Wizard が開きます

(図4).

1ページ目(Create New Project)では,まず, Project Location 欄の横にある[…]ボタンをクリックして,「C:¥ vhdldemo」を選択します.次に, Project Name 欄に「top」



と入力します.このとき,Project Location欄にも「top」がサブフォルダとして追加されます.Top-Level Source Type欄が「HDL」となっていることを確認して,[Next] ボタンをクリックします.

2ページ目(Device Properties)では,ターゲット FPGA の指定を行います.付属 FPGA 基板には,XC3S250E-VQ100-4が搭載されています.そこで,Family 欄を「Spartan3E」に,Device 欄を「XC3S250E」,Package 欄を「VQ100」,Speed 欄を「-4」に上から順番に設定します.それ以外の欄は,デフォルトのままでかまいません.設定が終わったら,[Next] ボタンをクリックします.

3ページ目(Create New Source)と4ページ目(Add


Existing Sources)は,設計データを作成,読み込む際の指定です.ここではプロジェクトの新規作成だけを行うので,何もせず[Next]ボタンをクリックします.

5ページ目(Project Summary)では,設定した内容が表示されます.内容を確認して[Finish]ボタンをクリックします.

プロジェクトの新規作成が終わると, Project Navigator の Sources for ウィンドウに, プロジェクト名とターゲット FPGA が表示されます.

● 設計データをプロジェクトに読み込む

あらかじめ用意している設計データをプロジェクトに読



み込みます(図5).

Project Navigatorのメニューから「Project」「Add Copy of Sources」を選択します.

Add Copy of Existing Sources ウィンドウが開くので, 設計データを用意してある C:¥vhdldemo フォルダを参照 して,4個の VHDL ソース・ファイルを選択して[開く (O)]ボタンをクリックします.

Adding Source Files...ウィンドウで,指定したファイルが読み込まれたこと, Association 欄が「Synthesis/Imp + Simulation」になっていることを確認して[OK]ボタンをクリックします.

Project NavigatorのSources for ウィンドウには,最初は最上位ブロックのtopだけが表示されます.[+]でツリーを展開すると,サブブロックも表示されます.Project Navigatorはソース・ファイルの階層を自動的に解析します.

● 論理合成を行う

VHDLやVerilog HDLで記述したコードをゲート・レベルの回路に変換することを,論理合成と言います.論理合成は, ISE WebPACKが持つ XST(Xilinx Synthesis Technology)という機能を使います.

Project NavigatorのSources for ウィンドウで最上位ブロックのソース・ファイル(top.vhd)を選択し, Processes for ウィンドウの「Synthesize-XST」をダブル・クリックし

ます(図6). Sources for ウィンドウで選択したファイルは 最上位プロックとして処理され,その下の階層にあるすべ てのソース・コードに対して論理合成を実行します.

論理合成が正常に終了したら, Synthesize-XSTの前に 緑のチェックが付きます.

● ピン配置の指定

FPGA は,I/Oピンの配置をある程度自由に決めることができるLSIです.しかし付属FPGA 基板では,クロック発振器からのクロック信号やLED出力信号は,基板上の配線により,つなぐべきピンが決まっています.


ピン配置は,FPGA 開発ツールにユーザ制約を与えることによって行います.ユーザ制約を行うための ucf ファイルを作成し,ISE のエディタ機能を使って指定するという手順になります(図7).

(1)ユーザ制約ファイルの作成

まず, ucf ファイルを作ります. Project Navigator のメニューから「Project」「New Source」を選択すると, New Source Wizard が開きます.

1ページ目(Select Source Type)では,ソース・コードの種類を指定します.ユーザ制約ファイルを作成するので,「Implementation Constraints File」を選択します. File name欄には最上位ブロックに合わせて「top」と入力します.

2ページ目(Summary)で内容を確認して[Finish]ボタ




ンをクリックします.

Project NavigatorのSources for ウィンドウに, top.ucf が追加されます.

(2)PACE によるピン指定

ISE の編集機能を使って、ピン配置の制定を行います.

Project Navigator のSources for ウィンドウで top.ucf を 選択し, Process for ウィンドウで User Constraints の下 にある「Assign Package Pins」をダブル・クリックすると, PACE(編集機能)が起動します.



総力特集

付属FPGA基板を使った 回路設計チュートリアル Part3

のとき,ピン番号の頭に"P"を付けて入力します.付属 FPGA 基板の回路に合わせて,clock 信号は「P88」,ledout 信号は「P98」,reset 信号は「P89」とします.入力が終わったら Save アイコンをクリックして,入力した情報を保存します.Bus Delimiter ウィンドウが開いたら,XST Default がチェックされていることを確認して[OK]ボタンをクリックします.

これで,ユーザ制約ファイルの中に,ピン指定の情報が書き込まれました.ピン配置の指定が完了したので,PACEウィンドウを閉じます.

● 配置配線を実行する

指定したピン配置に合わせて配置配線を実施します.
Project Navigatorの Sources for ウィンドウで最上位ブロックのtopを選択し, Process for ウィンドウで「Implement Design」をダブル・クリックします(図8).

配置配線が正常に終了したら, Implement Designの前に 緑のチェックが付きます.

● FPGAへの回路情報の書き込み

付属 FPGA 基板には回路情報を記録する ROM は標準では搭載されていません. FPGA に対してJTAGポートから回路情報を書き込みます(図9). FPGA への回路情報の書き込みのことを,プログラミングやダウンロード,コン

フィグレーションと言います.

(1)プログラム用ファイルの作成

まず,プログラム用ファイルを作成します. FPGA に対して直接書き込む時に使用するのは,拡張子がbitのファイルです.

Project NavigatorのSources for ウィンドウで最上位ブロックのtopを選択します.この状態で, Process for ウィンドウの「Generate Programming File」を右クリックして表示されるメニューから「Properties...」を選択します.


Process Properties ウィンドウが開きます. Category 欄から「Startup Options」を選択し, FPGA Start-Up Clockを「JTAG Clock」に設定します. ほかはデフォルトのままでかまいません. 設定が終わったら[OK]ボタンをクリックします.

Project Navigatorの画面に戻ったら,「Generate Programming File」をダブル・クリックします.

正常に終了すれば, Generate Programming Fileの前に 緑のチェックが付き, プロジェクト・フォルダ内に top.bit ファイルが生成されます.

(2)プログラミングの準備

FPGA プログラミング用のケーブル(Xilinx社の「Platform Cable USB」など)でパソコンと付属FPGA 基板を接続し,付属FPGA 基板に電源を供給します.






図9 FPGA のプログラミング

(3)プログラミングの実行

Generate Programming Fileの下にある「Configure Device(iMPACT)」をダブル・クリックします.

iMPACTというプログラミング機能の Welcome to iMPACT画面が開きます.「Configure devices using Boundary-Scan(JTAG)」にチェックが入り,「Automatically connect to cable and identify Boundary-Scan chain」が選択されていることを確認して[Finsh]ボタンをクリックします.

画面が切り替わり, Assign New Configuration File ウィンドウが開いたら, プログラミング用ファイルの「top.bit」を選択して,[Open]ボタンをクリックします.

FPGAのアイコン(xc3s250e)を右クリックして表示され


るメニューから「Program」を選択します.Program Properties ウィンドウが開いたら,デフォルトのまま[OK] ボタンをクリックします.するとFPGA のプログラミングが始まります.

プログラミング中は, Process Dialog ウィンドウでプログラミングの進み具合が表示されています. Programming Succeeded と表示されればプログラミングは終了です. 付属 FPGA 基板で LED の点滅が確認できます.

いけざわ・よういち アヴネット ジャパン(株)



付属FPGA基板を使った 回路設計チュートリアル Part3



Design Wave Basic

好評発売中



言語入力によるロジック回路設計手法を身につけよう

改訂 VHDLによるハードウェア設計入門

長谷川 裕恭 著 B5変型判 208ページ 定価 2,730円(税込) JAN9784789833967

本書は平易なことばで書かれており、VHDLによる記述例を数多く収録しています。言語設計の入門者から上級者まで、読者のスキルに合った読みかたができるように構成されています。初心者にはVHDLの入門書として、中級者にはHDLプログラミングのスタイル教本として、上級者にはすぐに使える回路記述集やクイック・リファレンスとして役立てることができます。1995年に発行されたVHDL教科書の定番「VHDLによるハードウェア設計入門」を改訂しました。最新の設計スタイルに合わせて、記述例やシミュレーション手法などの解説を大幅に加筆しています。

CQ出版社 〒170-8461 東京都豊島区巣鴨1-14-2 販売部 ☎ (03)5395-2141 振替 00100-7-10665